• <rt id="imqiw"></rt>
  • <rt id="imqiw"><acronym id="imqiw"></acronym></rt>
    
    
  • 經(jīng)典案例

    聯(lián)系方式

    公司名稱:昆山華航電子有限公司
    公司電話:0512-50139595
    公司郵箱:eric@kshuahang.com
    公司地址:江蘇省昆山市善浦西路

    您當(dāng)前的位置:首頁 > 技術(shù)中心 > PCB設(shè)計(jì)技術(shù)資料

    PCB設(shè)計(jì)方法和技巧(1)

     
    1、如何選擇PCB板材?
    選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz的頻率)時(shí)這材質(zhì)問題會比較重要。例如,現(xiàn)在常用的FR-4材質(zhì),在幾個(gè)GHz的頻率時(shí)的介質(zhì)損(dielectric loss)會對信號衰減有很大的影響,可能就不合用。就電氣而言,要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。
    2、如何避免高頻干擾?
    避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾,也就是所謂的串?dāng)_(Crosstalk)。可用拉大高速信號和模擬信號之間的距離,或加ground guard/shunt traces在模擬信號旁邊。還要注意數(shù)字地對模擬地的噪聲干擾。
    3、在高速設(shè)計(jì)中,如何解決信號的完整性問題?
    信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構(gòu)和輸出阻抗(output impedance),走線的特性阻抗,負(fù)載端的特性,走線的拓樸(topology)架構(gòu)等。解決的方式是*端接(termination)與調(diào)整走線的拓樸。
    4、差分布線方式是如何實(shí)現(xiàn)的?
    差分對的布線有兩點(diǎn)要注意,一是兩條線的長度要盡量一樣長,另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變,也就是要保持平行。平行的方式有兩種,一為兩條線走在同一走線層(side-by-side),一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side實(shí)現(xiàn)的方式較多。
    5、對于只有一個(gè)輸出端的時(shí)鐘信號線,如何實(shí)現(xiàn)差分布線?
    要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個(gè)輸出端的時(shí)鐘信號是無法使用差分布線的。
    6、接收端差分線對之間可否加一匹配電阻?
    接收端差分線對間的匹配電阻通常會加, 其值應(yīng)等于差分阻抗的值。這樣信號品質(zhì)會好些。
    7、為何差分對的布線要*近且平行?
    對差分對的布線方式應(yīng)該要適當(dāng)?shù)?近且平行。所謂適當(dāng)?shù)?近是因?yàn)檫@間距會影響到差分阻抗(differential impedance)的值, 此值是設(shè)計(jì)差分對的重要參數(shù)。需要平行也是因?yàn)橐3植罘肿杩沟囊恢滦浴H魞删€忽遠(yuǎn)忽近, 差分阻抗就會不一致, 就會影響信號完整性(signal integrity)及時(shí)間延遲(timing delay)。
    8、如何處理實(shí)際布線中的一些理論沖突的問題
    1. 基本上, 將模/數(shù)地分割隔離是對的。 要注意的是信號走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號的回流電流路徑(returning current path)變太大。
    2. 晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號, 必須滿足loop gain與phase的規(guī)范, 而這模擬信號的振蕩規(guī)范很容易受到干擾, 即使加ground guard traces可能也無法完全隔離干擾。 而且離的太遠(yuǎn), 地平面上的噪聲也會影響正反饋振蕩電路。 所以, 一定要將晶振和芯片的距離進(jìn)可能*近。
    3. 確實(shí)高速布線與EMI的要求有很多沖突。 但基本原則是因EMI所加的電阻電容或ferrite bead, 不能造成信號的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和PCB疊層的技巧來解決或減少EMI的問題, 如高速信號走內(nèi)層。 最后才用電阻電容或ferrite bead的方式, 以降低對信號的傷害。
    9、如何解決高速信號的手工布線和自動(dòng)布線之間的矛盾?
    現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。 各家EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。 例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對的走線間距等。 這會影響到自動(dòng)布線出來的走線方式是否能符合設(shè)計(jì)者的想法。 另外, 手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對的關(guān)系。 例如, 走線的推擠能力, 過孔的推擠能力, 甚至走線對敷銅的推擠能力等等。 所以, 選擇一個(gè)繞線引擎能力強(qiáng)的布線器, 才是解決之道。
    10、關(guān)于test coupon。
    test coupon是用來以TDR (Time Domain Reflectometer) 測量所生產(chǎn)的PCB板的特性阻抗是否滿足設(shè)計(jì)需求。 一般要控制的阻抗有單根線和差分對兩種情況。 所以, test coupon上的走線線寬和線距(有差分對時(shí))要與所要控制的線一樣。 最重要的是測量時(shí)接地點(diǎn)的位置。 為了減少接地引線(ground lead)的電感值, TDR探棒(probe)接地的地方通常非常接近量信號的地方(probe tip), 所以, test coupon上量測信號的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。

    11、在高速PCB設(shè)計(jì)中,信號層的空白區(qū)域可以敷銅,而多個(gè)信號層的敷銅在接地和接電源上應(yīng)如何分配?
    一般在空白區(qū)域的敷銅絕大部分情況是接地。 只是在高速信號線旁敷銅時(shí)要注意敷銅與信號線的距離, 因?yàn)樗蟮你~會降低一點(diǎn)走線的特性阻抗。 也要注意不要影響到它層的特性阻抗, 例如在dual stripline的結(jié)構(gòu)時(shí)。
    12、是否可以把電源平面上面的信號線使用微帶線模型計(jì)算特性阻抗?電源和地平面之間的信號是否可以使用帶狀線模型計(jì)算?
    是的, 在計(jì)算特性阻抗時(shí)電源平面跟地平面都必須視為參考平面。 例如四層板: 頂層-電源層-地層-底層, 這時(shí)頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。
    13、在高密度印制板上通過軟件自動(dòng)產(chǎn)生測試點(diǎn)一般情況下能滿足大批量生產(chǎn)的測試要求嗎?
    一般軟件自動(dòng)產(chǎn)生測試點(diǎn)是否滿足測試需求必須看對加測試點(diǎn)的規(guī)范是否符合測試機(jī)具的要求。另外,如果走線太密且加測試點(diǎn)的規(guī)范比較嚴(yán),則有可能沒辦法自動(dòng)對每段線都加上測試點(diǎn),當(dāng)然,需要手動(dòng)補(bǔ)齊所要測試的地方。
    14、添加測試點(diǎn)會不會影響高速信號的質(zhì)量?
    至于會不會影響信號質(zhì)量就要看加測試點(diǎn)的方式和信號到底多快而定。基本上外加的測試點(diǎn)(不用線上既有的穿孔(via or DIP pin)當(dāng)測試點(diǎn))可能加在線上或是從線上拉一小段線出來。前者相當(dāng)于是加上一個(gè)很小的電容在線上,后者則是多了一段分支。這兩個(gè)情況都會對高速信號多多少少會有點(diǎn)影響,影響的程度就跟信號的頻率速度和信號緣變化率(edge rate)有關(guān)。影響大小可透過仿真得知。原則上測試點(diǎn)越小越好(當(dāng)然還要滿足測試機(jī)具的要求)分支越短越好。
    15、若干PCB組成系統(tǒng),各板之間的地線應(yīng)如何連接?
    各個(gè)PCB板子相互連接之間的信號或電源在動(dòng)作時(shí),例如A板子有電源或信號送到B板子,一定會有等量的電流從地層流回到A板子 (此為Kirchoff current law)。這地層上的電流會找阻抗最小的地方流回去。所以,在各個(gè)不管是電源或信號相互連接的接口處,分配給地層的管腳數(shù)不能太少,以降低阻抗,這樣可以降低地層上的噪聲。另外,也可以分析整個(gè)電流環(huán)路,尤其是電流較大的部分,調(diào)整地層或地線的接法,來控制電流的走法(例如,在某處制造低阻抗,讓大部分的電流從這個(gè)地方走),降低對其它較敏感信號的影響。

    16、能介紹一些國外關(guān)于高速PCB設(shè)計(jì)的技術(shù)書籍和資料嗎?
    現(xiàn)在高速數(shù)字電路的應(yīng)用有通信網(wǎng)路和計(jì)算機(jī)等相關(guān)領(lǐng)域。在通信網(wǎng)路方面,PCB板的工作頻率已達(dá)GHz上下,迭層數(shù)就我所知有到40層之多。計(jì)算機(jī)相關(guān)應(yīng)用也因?yàn)樾酒倪M(jìn)步,無論是一般的PC或服務(wù)器(Server),板子上的最高工作頻率也已經(jīng)達(dá)到400MHz (如Rambus) 以上。因應(yīng)這高速高密度走線需求,盲埋孔(blind/buried vias)、mircrovias及build-up制程工藝的需求也漸漸越來越多。 這些設(shè)計(jì)需求都有廠商可大量生產(chǎn)。
    以下提供幾本不錯(cuò)的技術(shù)書籍:
    1.Howard W. Johnson,“High-Speed Digital Design

    主站蜘蛛池模板: 日韩乱码人妻无码中文字幕 | 奶交性视频欧美| 丝袜捆绑调教视频免费区| 国产美女久久久久| 艳妇乳肉豪妇荡乳AV| 亚洲精品无码久久毛片| 婷婷五月在线视频| 男同精品视频免费观看网站| 亚洲国产成人久久综合区| 成年免费a级毛片| 老子影院午夜伦手机不四虎| 亚洲欧洲精品久久| 国产精品白丝喷水在线观看| 欧美成人伊人十综合色| 中国高清xvideossex| 国产精品久久国产精品99| 精品一区二区三区在线成人| 一区二区三区杨幂在线观看| 人妻在线日韩免费视频| 日韩专区第一页| 色偷偷人人澡人人爽人人模| 一级试看120秒视频| 免费**毛片在线搐放正片| 无遮挡很污很爽很黄的网站| 精品无码国产自产拍在线观看蜜 | 亚洲一区二区三区在线观看网站| 国产福利一区二区在线观看| 精品久久国产字幕高潮| 中文字幕欧美日韩在线不卡| 国产福利1000| 护士撩起裙子让你桶的视频 | 亲密爱人在线观看韩剧完整版免费| 天天综合网色中文字幕| 欧美亚洲国产第一页草草| 青娱极品盛宴国产一区| 亚洲av永久中文无码精品综合| 国产麻豆一精品一av一免费| 波多野结衣伦理片| 黄瓜视频免费看| bl道具play珠串震珠强迫| 亚洲伦理中文字幕|